⑲ 日本 国 特 許 庁 (J P) ⑩ 特 許 出 願 公 開

⑩ 公 開 特 許 公 報(A) 平4-57295

filnt. Cl.⁵

識別記号

庁内整理番号

④公開 平成4年(1992)2月25日

G 11 C 16/06

9191-5L G 11 C 17/00

309 A

審査請求 未請求 請求項の数 2 (全5頁)

64発明の名称

電気的書込消去可能メモリ回路

願 平2-162835 20特

願 平2(1990)6月22日 ②出

饲発 明 者 大 聡

東京都港区芝5丁目7番1号 日本電気株式会社内

の出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

19代理人 弁理士 山内 梅雄

1. 発明の名称

電気的書込消去可能メモリ回路

2. 特許請求の範囲

1. それぞれ所定パイト数連続してデータの書 き込みが可能な複数の電気的書込消去可能メモリ ٤,

これら複数の電気的書込消去可能メモリからデ - 夕書き込みの対象となるものを1つずつ以同的 に選択する電気的書込済去可能メモリ選択手段と、 この電気的書込消去可能メモリ選択手段により 選択された電気的春込消去可能メモリに対し、デ ータを所定バイト数ずつ連続的に書き込むデータ

とを具備することを特徴とする電気的書込消去可 能メモリ回路。

2. 一定のパイト普込周期で所定パイト数連続 的にデータの書き込みと消去が可能なページ書込 モードをそれぞれ有する複数の電気的書込消去可 能メモリチップと、

与えられたアドレス信号の一部をデコードして、 前記複数の電気的書込消去可能メモリチップを1 つずつ順次巡回的に選択するためのチップセレク ト信号を作成し出力するアドレスデコーダと、

このアドレスデコーダから出力されるチップセ レクト信号の指定するそれぞれの電気的書込消去 可能メモリチップに対し、所定パイト数のデータ をそれぞれ1ブロックとして順次連続的に書き込 むデータブロック書込手段

とを具備することを特徴とする電気的書込消去可 能メモリ回路。

3. 発明の詳細な段明

(産業上の利用分野)

本発明はメモリ回路に係わり、例えばディジタ ル通信やデータ伝送用の通信機での各種バックァ ップに用いられる電気的書込消去可能メモリ回路 に関する。。

〔従来の技術〕

ユーザがプログラム可能なリードオンリメモリ

(以下PROMという。) の1つとして電気的書 込消去可能メモリ(以下EEPROMという。) か多く使用されるに至っている。このEEPROM は、従来の消去可能PROM (EPROM) とは 異なって消去に紫外線を必要とせず簡単に消去可 能なので、例えばディジタル通信を行う通信機等 における各種情報のバックアップに用いられるな ど、今後その使用の増加が予想される。最近では 書き込みや消去に必要な制御回路や高電圧発生回 路が楽子に内蔵され、5V単一電源で通常のスタ チィック・ランダムアクセスメモリ (S R A M) と 同様のタイミングでの書き込みや消去が可能とな っている。このEEPROMでは、菓子内部での 書き込み動作にはかなりの時間を要するので、現 在ではパイト単位での書き込みや消去動作に加え て、複数パイト数連続したページ単位での書き込 み・消去ができるようにして高速化が図られてい る。例えば、ある素子では1周期10mmの間に ページ当たり64パイトの連続したデータの音き 込み・消去ができ、従来型に比べて数十倍の高速

処理が可能となっている。

(発明が解決しようとする課題)

このように、最近のEEPROMではページ単位の高速処理が可能になってきてはいるが、素子の特性上、書き込みの「周期の時間が経過するまでは次のページの書き込みを行うことができなかった。

第 3 図は、従来の E E P R O M への 音込動作を表わしたものである。例えば、データ 音込周期 t : が 1 0 0 μs、1ページ当たりのバイト数 k が 6 4 バイトの E E P R O M でメモリ回路を構成したとすると、1ページのデータ 書込に実際に要する時間 T , は次の (1) 式のようになる。

 $T_r = t_a \times k$

 $= 100 (\mu s) \times 64 (M41)$

= 6. 4 (ms) ······ (1)

しかしながら、書き込みの1周期10msが経 過するまでは次のページの書き込みをすることが できないので、あるページの書き込みから次のペー

ジの書き込みまでには、次の(2)式のような待ち時間T。 が存在することとなる。

 $T_{\nu} = t_{i} - T_{r}$

 $= 3.6 (ms) \cdots (2)$

従って、例えば256バイトのデータを書き込む場合の所要時間は、次の(3)式に示すように データ書込周期 t. に制約される。

10 (ms) × (256/64)

= 40 (ms) ····· (3)

この中には本来無駄な時間である待ち時間T。 も含まれることとなる。

このように、従来のEEPROMを用いたメモリ回路では、実際の書込時間の他にかなり長い待ち時間で、があったため、書き込みの効率が悪いという欠点があった。

そこで、本発明の目的は、待ち時間なく効率的なデータの書き込みを行うことのできる意気的書 込消去可能メモリ回路を提供することにある。

[課題を解決するための手段]

請求項「記載の発明では、(i)それぞれ所定

そして、請求項1記載の発明では、ページ書き 込みが可能な電気的書込消去可能メモリを複数用 意し、これらのメモリを1つずつ順次巡回的に選択して、所定バイト数連続したそれぞれのデータ ブロックがさらに互いに連続するように書き込み を行うこととする。

請求項2記載の発明では、(i)一定のバイト 書込周期で所定パイト数連続的にデータの書き込 みと消去が可能なページ書込モードをそれぞれ有 する複数の電気的書込消去可能メモリチップと、

特開平4-57295(3)

以下実施例につき本発明を詳細に説明する。 第1図は本発明の一実施例における電気的書込

また、EEPROM11~14には、それぞれ 8ピット分のデータ端子群 Dと15ピット分のア ドレス端子群 A が備えられている。このうち、各 EEPROMのデータ端子群 Dには、図示しない メインシステムからのデータバス 2 4 が 4 分枝さ れたうえでパラレルに接続され、バックアップデー タIO。~10、のやりとりが行われる。一方、

各EEPROMのアドレス端子群 A には、CPUからのアドレスバス 2 5 が 4 分岐されたうえでバラレルに接続され、アドレス信号 A。 ~ A。、A。 ~ A: が入力されるようになっている。

なお、本実施例では説明を簡略化するため、書き込み時に用いられるいわゆるライトイネーブル(書き込み許可)信号は省略してあるが、この信号によりデータバス24の方向性が切り換えられるようになっているのはもちろんである。

第2図と共に、以上のような構成の電気的書込 消去可能メモリ回路の動作を説明する。ここでは、 従来例と同様、書込周期10ms、バイト書込周期100μsのEEPROMに対し、64バイト 単位でのページ書込を行うものとして説明する。

CPUからアドレス制御線21、22を介してアドレス信号A。、A、が入力されると、アドレスデコーダ15はこれをデコードし、EEPROM11~14のうちの1つを指定するためのチップセレクト信号を作成する。例えば、アドレス信号A。、A、が共に"L"レベルのとき、アドレ

スデコーダ15はチップセレクト信号16を"L"レベルに変化させ、他を"H"レベルに保持する。これにより第1のEEPROM11が選択され、バイト普込周期100μsで64バイトのデータが連続して書き込まれる(第2図a、期間A)。これに要する時間T、は(1)式に示したように6.4msである。

さらに、CPUはTドレス信号A。、A、を"H"、"L"レベル、さらに"H"、"H"レベルへと順次変化させることにより第3、第4のEEPROM13、14を選択し、それぞれに64

パイトずつデータの連続者き込みを行う(第2図c、d)。

第4のEEPROM14への書き込みが終了すると、CPUは再びアドレス信号A。、A。を共に"L"レベルにセットし、以下同様の書き込み助作を繰り返す。

このようにして、4つのEEPROMのうちの 1つが巡回的に選択され、選択されたEEPRO Mに対し、64パイトのページ普込動作が待ち時 間なく行われることとなる。

例えば 2 5 6 バイトのデータを書き込む場合、これに要する時間は次の(4) 式に示すように 2 5 · 6 m s となる。

6. 4 (ms) × (2 5 6 / 6 4) = 2 5. 6 (ms) ······ (4)

従って、本実施例では(3)式に示した従来の 所要時間に比べて約4割短い時間で書き込みが可 能となる。

なお、本実施例ではバイト書込周期を 1 0 0 μ s としたが、この値がさらに小さいメモリチップを 使用すれば、時間短縮の効果が一層顕著となるこ とはもちろんである。

また、本実施例では、4個のEEPROMを用いることとしたが、普込周期 t。 に比べてパイト 普込周期 t。 がはるかに短い場合には、より多く のメモリチップを用いればよい。

〔発明の効果〕

. 4. 図面の簡単な説明

第1図、第2図は本発明の一実施例を説明する ためのもので、このうち第1図は電気的書込消去 可能メモリ回路を示すブロック図、第2図は第1


図の電気的書込消去可能メモリ回路の動作を説明するためのタイミング図、第3図は従来の電気的書込消去可能メモリ回路の動作を説明するためのタイミング図である。


出願人

日本電気株式会社

代理人

弁理士 山内 悔雄







(12)Laid-open Patent Gazette (A) Hei 4-57295

(51) Int. Cl.⁵ ID No. Office Control No. (43) Date Published February 25,1992 G 11 C 16/06

9191-5L G 11 C 17/00

Examination: Not requested yet Number of Claims: 2 (Total 5 pages)

309 A

(54) Invention Title: Electrically Writable and Erasable Memory Circuit

(21) Application Number: Hei 2-162835

(22) Application Date: June 22, 1990

(72) Inventor: Satoru Ohashi, NEC Corporation, 5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant: NEC Corporation, 5-7-1 Shiba, Minato-ku, Tokyo

(74) Agent: Toshio Yamauchi, Patent Agent

SPECIFICATION

1. INVENTION TITLE:

Electrically Writable and Erasable Memory Circuit

WHAT IS CLAIMED IS:

- 1. An electrically writable and erasable memory circuit, comprising:
- a plurality of electrically writable and erasable memories capable of respectively writing a predetermined number of bytes of data consecutively.
- an electrically writable and erasable memory selection means for one-by-one cyclically selecting one of this plurality of electrically writable and erasable memories for data writing,
- and a data writing means for consecutively writing the predetermined number of bytes of data to the electrically writable and erasable memory selected by this electrically writable and erasable memory selection means.
- 2. An electrically writable and erasable memory circuit, comprising:
- a plurality of electrically writable and erasable memory chips each having a page writing mode capable of consecutively writing and erasing a predetermined number of bytes of data at a fixed byte writing cycle,

an address decoder that decodes part of a supplied address signal and one-by-one sequentially and cyclically selects one of said plurality of electrically writable and erasable memory chips in order to create and output a chip select signal,

and a data block writing means for sequentially and consecutively writing a predetermined number of bytes of data as a respective single block to the respective electrically writable and erasable memory chip indicated by the chip select signal output from this address decoder.

3. DETAILED EXPLANATION OF THE INVENTION

Industrial Field of Application

The present invention pertains to an electrically writable and erasable memory circuit used in connection with memory circuits, for example in all sorts of back-ups in communicators for digital communication and data transmission.

Prior Art

The electrically writable and erasable memory ("EEPROM") is widely used as one type of user-programmable read-only memory ("PROM"). Unlike the conventional erasable PROM (EPROM), the EEPROM can easily be erased and does not need ultraviolet rays for erasing, so in the future its use is expected to increase, for example in all sorts

of information back-up in communicators and so forth that perform digital communication. Recently the control circuits and high-voltage creation circuits needed for writing and erasing have been incorporated into elements, and it has become possible to write and erase with the same timing as an ordinary stack random access memory (SRAM) with a simple 5V power source. This EEPROM needs a considerable amount of time for the writing operation inside an element, so at present in addition to writing or erasing operations that work in byte units, attempts are being made to accelerate this by making it possible to write or erase in page units that handle a plurality of bytes consecutively. For example, in a certain element it is possible to write and erase 64 bytes of consecutive data per page in one cycle of 10 ms. This enables processing at speeds that are more than 10 times faster than conventional models.

Problems the Invention Is to Solve

Thus the latest EEPROMs make it possible to do high-speed processing in page units, but because of element characteristics it is not possible to read the next page until one writing cycle has elapsed.

FIG. 3 shows the operation of writing to a conventional EEPROM. For example, when a memory circuit is constituted using an EEPROM with data write cycle $t_1 = 10$ ms, write cycle per byte $t_2 = 100$ μ s, and the number of bytes per one page k = 64 bytes, the time T_r needed when actually writing one page of data is given by the following equation (1).

$$T_r = t_2 \times k$$

= 100 (\(\mu s\)) \times 64 (bytes)
= 6.4 (ms) \(\dots\) (1)

Nevertheless, the next page cannot be written until the passage of one 10-ms writing cycle, so wait time $T_{\rm w}$ as indicated by the following equation (2) is present from writing a certain page until writing the next page.

$$T_w = t_1 - T_r$$

= 3.6 (ms) ... (2)

Therefore, for example, the time needed when writing 256 bytes of data is constrained

by data write cycle t₁ as shown in the following equation (3).

$$10 \text{ (ms)} \times (256/64)$$

= 40 (ms) ... (3)

This includes the wait time $T_{\rm w}$, which is essentially wasteful.

Thus a memory circuit that uses a conventional EEPROM has the wait time $T_{\rm w}$, which is rather long, in addition to the actual write time, so there is a defect in that writing efficiency is bad.

Therefore the object of the present invention is to provide an electrically writable and erasable memory circuit that can perform data writing efficiently without wait time.

Means for Solving the Problems

In the invention described in claim 1, an electrically writable and erasable memory circuit is provided with: (i) a plurality of electrically writable and erasable memories of respectively writing predetermined number of bytes of data consecutively, (ii) an electrically writable and erasable memory selection means for one-byone cyclically selecting one of this plurality of electrically writable and erasable memories for data writing, and (iii) a data writing means for consecutively writing the predetermined number of bytes of data to the electrically writable and erasable memory selected by this electrically, writable and erasable memory selection means.

The invention described in claim 1 uses a plurality of electrically writable and erasable memories capable of page writing, and one-by-one selects these memories sequentially and cyclically, and writes so that the respective data blocks with their consecutive predetermined number of byes are together and consecutive.

In the invention described in claim 2, an electrically writable and erasable memory circuit is provided with: (i) a plurality of electrically writable and erasable memory chips each having a page writing mode capable of consecutively writing and erasing a predetermined number of bytes of data at a fixed byte writing cycle,

(ii) an address decoder that decodes part of a supplied address signal and one-by-one sequentially and cyclically selects one of the aforesaid plurality of electrically writable and erasable memory chips in order to create and output a chip select signal, and (iii) a data block writing means for sequentially and consecutively writing a predetermined number of bytes of data as a respective single block to the respective electrically writable and erasable memory chip indicated by the chip select signal output from this address decoder.

In the invention described in claim 2 a chip select signal is created by decoding part of the address signal with the address decoder and electrically writable and erasable memory chips are cyclically selected, and writing is performed such that consecutive data block sets of a predetermined number of bytes are consecutively written to the respectively selected memory chips.

Embodiment

Below, the present invention shall be explained in detail using embodiments.

FIG. 1 shows an electrically writable and erasable memory circuit in one embodiment of the present invention. This circuit is provided with four EEPROMs 11-14 that are capable of page writing and erasing operations in 64byte units, and chip select signals 16-19 from an address decoder 15 are input to the respective chip select terminals CS. Address signals A₆ and A₇ are input to the address decoder 15 via address lines 21 and 22 from the main system's central processing device (CPU) that is not shown in the drawing, and any one of the chip select signals 16-19 is created based on this. In this case, things are arranged so that the relevant chip is activated when the chip select signal goes to "L" level.

Also, the EEPROMs 11-14 are provided with the respective 8-bit data terminal group D and the 15-bit address terminal group A. Of these, a data bus 24 from the main system not shown in the drawing branches into four parts and is then connected in parallel to each EEPROM's data terminal group D; it handles back-up data IO_0 - IO_7 . On the other hand, an

address bus 25 from the CPU branches into four parts and is then connected in parallel to each EEPROM's address terminal group A; it inputs address signals A₀-A₅ and A₈-A₁₆.

Furthermore, in order to simplify the explanation in this embodiment, the so-called write enable (write enable) signal used when writing is omitted, but of course the direction of the data bus 24 is switched using this signal.

The operation of an electrically writable and erasable memory circuit constituted as described above shall be described together with FIG. 2. In this case, as with a conventional example, a circuit shall be explained in which page writing is performed in 64-byte units to an EEPROM whose write cycle is 10 ms and whose byte write cycle is 100 µs.

When address signals A_6 and A_7 are input from the CPU via address control lines 21 and 22, the address decoder 15 decodes this and creates a chip select signal to indicate one of EEPROMs 11–14. For example, if both address A_6 and A_7 are "L" level, the address decoder 15 changes the chip select signal 16 to "L" level and keeps the others at "H" level. Doing so selects the first EEPROM 11, and 64-byte data is consecutively written at a byte write cycle of 100 μ s (FIG. 2a, period A). The time T_r needed for this is 6.4 ms, as indicated by equation (1).

Next, when the CPU sets the address signals A₆ and A₇ as "L" and "H" levels respectively, the address decoder 15 changes the chip select signal 17 to "L" level and keeps the others at "H" level. Doing so selects the second EEPROM 12, and in the same manner as before, 64-byte data is consecutively written at a byte write cycle of 100 µs (FIG. 2b, period B). The time T_r needed for this is also 6.4 ms.

In addition, the CPU selects the third and fourth EEPROMs 13 and 14 by sequentially changing the address signals A₆ and A₇ to "H"

and "L" level and then "H" and "H" level, and consecutively writing 64-byte data respectively (FIG. 2 c and d).

When writing to the fourth EEPROM 14 ends, the CPU once again sets both the address signals A₆ and A₇ to "L" level, and then repeats the same writing operation.

Thus one of four EEPROMs is cyclically selected, and 64-byte page writing is performed to the selected EEPROM with no wait time.

For example, when writing 256 bytes of data, the time needed for this is 25.6 ms as indicated by the following equation (4).

 $6.4 \text{ (ms)} \times (256/64)$ = 25.6 (ms) ... (4)

Therefore in this embodiment it is possible to write in a time that is about 40% shorter than the time needed for prior art as indicated by equation (3).

Furthermore, in this embodiment the byte write cycle was 100 µs, but if a memory chip is used in which this value is even smaller the time shortening effect becomes even more striking, of course.

Also, this embodiment used four EEPROMs, but it is also possible to use more memory chips if the byte write cycle t_2 is much shorter than the write cycle t_1 .

Effect of the Invention

As described above, the present invention uses a plurality of electrically writable and erasable memories capable of page writing, and writes so that these memories are sequentially and cyclically selected and data blocks of a predetermined number of consecutive bytes are consecutively written together, so it is possible to consecutively write data without the writing wait time as in prior art. Therefore efficient back-up becomes possible, and it is possible to shorten the time required therefor.

4. BRIEF DESCRIPTION OF THE DRAWINGS

FIG. 1 and FIG. 2 are for explaining one embodiment of the present invention. Of these, FIG. 1 is a block diagram showing an electrically writable and erasable memory circuit and FIG. 2 is a timing diagram for explaining the operation of the electrically writable and erasable memory circuit shown in FIG. 1. FIG. 3 is a timing diagram for explaining the operation of a conventional electrically writable and erasable memory circuit.

Applicant: NEC Corporation
Agent: Toshio Yamauchi, Patent Agent

FIG. 1 [See original for diagram.]
15 Address decoder

FIG. 2 [See original for diagram.]

FIG. 3 [See original for diagram.]